19日本国特許庁(JP)

⑩特許出願公開

⑩ 公 開 特 許 公 報 (A)

昭60-217709

@Int_Cl_4

識別記号

庁内整理番号

△公開 昭和60年(1985)10月31日

H 03 F 3/45

6628-5 J

審査請求 未請求 発明の数 1 (全 6頁)

◎発明の名称 演算増幅回路

創特 顧 昭59-72818

明夫

❷出 顧 昭59(1984)4月13日

岩 渕 勝 四発 明 者 裕 明 者 檬 原 ⑫発 79発 明 者 小 林 勇 幸 倏 勿発 眀 者 事

小平市上水本町1450番地 株式会社日立製作所武蔵工場内 小平市上水本町1450番地 株式会社日立製作所武蔵工場内 小平市上水本町1450番地 株式会社日立製作所武蔵工場内 小平市上水本町1450番地 株式会社日立製作所武蔵工場内

東京都千代田区神田駿河台4丁目6番地

⑪出 顋 人 株式会社日立製作所

外1名

弁理士 高橋

明 桕 曹

発明の名称 演算増幅回路

特許樹求の範囲

砂代 理

2. 上記第1の演算増幅回路は、第1導電型の差 動形態の増幅素子を含み、上記第2の演算増幅回 路は、第2導電型の差動形態の増幅素子を含み、 上記第1及び第2の演算増幅回路の差動形態の増 幅素子の一方にそれぞれ上記入力信号が供給され るようにされてなることを特徴とする特許請求の 範囲第1項記載の演算増幅回路。

- 3. 上記第1, 第2の演算増幅回路は、単一の電 爾電圧で共に動作するものであることを特徴とす る特許構求の範囲第1項記載の演算増幅回路。
- 4. 上記一対のアナログスイッチ回路は、入力信号の交流的中点電位を境にして、相補的に切り換え動作を行うものであることを特徴とする特許情求の範囲第1又は第3項記載の演算増幅回路。
- 5. 上記一対のアナログスイッチ回路は、入力信号の交流的中点電位付近の一定レベルの範囲で共にオン状態にされるものであることを特徴とする特許請求の範囲第1又は第3項記載の演算増幅回路。
- 6. 上記第1. 第2の演算増幅回路は、それぞれ 食帰還増幅動作を行うものであり、上記それぞれ 設けられたアナログスイッチ回路は、その負帰還 ループ内に設けられるものであることを特徴とす る特許請求の範囲第1、第2、第3、第4又は第 5項記載の演算増幅回路。

発明の詳細な説明

(技術分野)

この発明は、演算増幅回路に関するもので、例 えば、一電源で動作する演算増額回路に利用して 有効な技術に関するものである。

(背景技術)

で出力波形に近が生じてしまうという問題がある。一方、NチャンネルMOSFETを差動増幅素子として使用すると、上記定電流源が電源電圧Vcc側に出力値号のクリップ状態が生じて同様な問題が生じる。(差動形態のMOSFETを用いた関が生じる。(差動形態のMOSFETを用いた増幅回路については、例えば1980年10月27日発行、雑誌「日経エレクトロニスク」第152頁ないし177頁参照)

(発明の目的)

この発明の目的は、出力ダイナミックレンジの 拡大を図った演算増幅回路を提供することにある。

この発明の前記ならびにその他の目的と新規な 特徴は、この明細管の記述および派付図面から明 らかになるであろう。

(発明の概要)

. 本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。

すなわち、第1導電型の差動形態の増幅素子を含み、その出力ダイナミックレンジが所定の出力がイナミックレンジが所定の出力を表出力が解し、第2導電型の差動増幅素子を含み、その出力ダイナでは、以以下のレベルのレベルの出力との領な増幅回路の出力側と共通の出力を設け、その入力信号レベルに従って、エージャンジが悪化するそれぞれ助作領域での増幅動作を停止させるものである。

(実施例1)

第3図には、この発明の一実施例の回路図が示されている。特に制限されないが、同図の各回路は、公知の半導体装積回路の製造技術によって、単結晶シリコンのような半導体基板上において形成される。また、同図では、この発明をボルテージフォロワ回路に適用した場合の一実施例が示されている。

この実施例では、出力ダイナミックレンジの拡

大を図るため、2つの演算増幅回路OP1とOP2とが利用される。すなわち、第1の演算増幅回路OP1の指揮を配路のP1の非反転入力(+)には、入力端子INからの入力債号が供給される。また、その出力端子と、反転入力端子(-)との間には、並列形態のPチャンネルMOSFETQ5とNチャンネルMOSFETQ6とで構成されたアナログスイッチが載けられる。

上記一対のアナログスイッチの反転入力増子 (一) 側は、共通化されて出力増子 O U T に接続される。また、上記アナログスイッチ回路の相補的に切り換えるため、 首い換えるならば、上記演算増額回路 O P 1 , O P 2 によるボルテージフォロフ出力動作を相補的に行わせるため、切り換え制

御倡号Cが上記NチャンネルMOSFBTQ6と PチャンネルMOSFBTQ7のゲートに共通に 接続される。また、上記制御倡号Cを受けるイン パータ回路IVによって形成された反転信号が上 記PチャンネルMOSFBTQ5とNチャンネル MOSFBTQ8のゲートに供給される。

また、第2の演算増額回路 O P 2 は、上記第1 図に示したような差勤増幅M O S F B T が N チャ ンネルMOSFBTQ1とQ2とで構成され、その共通ソースと回路の接地電位点との間に定電液 源が設けられるものである。したがって、上述の ように、この第2の演算増幅回路OP2は、定電 流測が回路の接地電位側に設けられることによっ て、回路の接地電位側の出力レベルがクリップさ れてしまうものとなる。

PチャンネルMOSFETQ7とその反転信号に よってNチャンネルMOSFETQ8とをオン状 您にするものである。

制御信号 C は、特に制限されないが、入力値子 I N の入力信号と所定の電圧レベルを比較する電圧比較固路の出力信号を受けるインパーク回路のようなパッファ回路とによって形成することができる。

このような複算増幅国路OP1とOP2の切り 換えによって、第5図に示すように、、交額増幅 配のP1が動作するので、ほどができる。 での出力信号を形成することができる。 での出力信号を形成することができる。 での出力信号を形成することができる。 での出力信号を形成することができる。 での出力信号を形成することができる。 が動情が が動情が にして、のでで、は のでの出力に が動情が があれまする。 によってによったというに がかが があれた。 がは のによった。 のによる。 のによる。 のによる。 のによる。 のによった。 のによる。 のになる。 のにな。 のになる。 のになる。 のになる。 のになる。 のになる。 のになる。 のになる。 のになる。 のになる。 けられているので、アナログスイッチを構成する 各MOSFBTの動作インピーダンスが高くても、 言い換えると各MOSFBTが小さい寸法とされ ていても100%の帰還を行うポルテージフォロ ワ回路にあっては、インピーダンス変換をしつつ 非反転入力増子(+)に供給された入力信号と思 実に対応する出力個号を出力させることができる。 (実施例2)

第6図には、この発明の他の一実施例の国路図が示されている。この実施例では、それぞれの演算場の路 UP1、OP2の出力信号が直接にその反転入力磁子(-)に供給され、それぞれの出力信号が上記第3図に示したアナログスイッチを介して共通の出力機子OUTに接続されている。この実施例の動作は、上記第3図の契施例回路とはゞ同じである。

この実施例においては、それぞれのアナログスイッチが、演算増幅IBBOPJ又はOP2における負婦温ループから外れており、出力備子OUTにおける出力インピーダンスは、それぞれアナロ

グスイッチにおける動作インピーダンスによって 制限される。従って、出力嫡子OUTにおける出 カインピーダンスを低下させたいときには、アナログスイッチを構成する各MOSFETの動作イ ンピーダンスを低下させるようにそれぞれの寸法、 特にチャンネル幅を大きくする必要のあることに 注意しなければならない。

すなわち、この実施例の前記第3図の実施例とを対応した場合、前記第3図の実施例は、アナログスイッチQ5、Q6とQ7とQ8の一方のオフ状態によって浪算増幅回路OP1とOP2の一方の山力端子と反転入力端子との間の負帰還ループが断たれていることになり、従って濃算増幅回路OP1とOP2の一方がオープンループゲインの状態をもって動作することに注意する必要がある。

そこで、今、第3図の回路においてMOSFET Q5とQ6とがオフ状態であれば、演算増幅回路 OPIは、入力嶋子INに与えられた入力信号と、 演算増幅回路 OP 2によって出力端子 OUTに与 えられる出力信号とのレベルをフルゲインをもっ て増幅することになる。そのため、演算増幅回路 OP1とOP2とが互いに異なるオフセット電圧 を持っていると、演算増幅回路OP1は、入力値 子INの信号レベルと大きく異なるレベルの信号、 すなわち、オフセット電圧差をフルゲインを持っ て増幅したレベルの信号を出力する。そこで、前 記第3図の実施例の場合、アナログスイッチQ5. Q6とQ7、Q8の切り替え速度の制限によって 演算増幅回路OP1とOP2に対する負帰週が同 時に有効となる期間が生ずるようにするなどの方 法によって、出力嫡子OUTに異常レベルの信号 が供給されてしまうことを防ぐことが必要となる。 それに応じて、高速動作がやや難しくなる。

これに対して、第6図の実施例の場合、それぞれの演算増幅回路に対する食帰還ループがアナロ

グスイッチの動作にかかわらずに常に有効とされているので、それぞれの演算増幅団路は、入力信号と実費的に対応したレベルの信号を出力している。そのため、アナログスイッチを高速で動作させることができる。

(実施例3)

Vout が負の最大値から中点電位 0 を胚えた一定の最大値から中点電位 0 を胚えたた一定のレベルをでの類似では、、 制御信号 C 1 をの類似では、 制御信号 C 1 をのでは、 制御信号 C 1 をのでは、 Vout が表にする。 Vout が良いでは、 関いていたのでは、 関いないのでは、 関係を 関いないのでは、 関係を 関係を 関係を Mana を Mana を

なお、上記実施例において、切り換え信号 C (C1, C2) は、入力信号のレベルを検出する電 圧比較問路により形成するものの値、例えば、この実施例のボルテージフォロワ図路を D / A 変換 回路における出力回路として利用する場合には、 その入力ディジタル信号が用いられる。例えば、 直列抵抗回路によって 2 n の電圧を形成しておい て、これをディジタル信号によって切り換えられるスイッチトリーによって選択することによりアナログ信号を形成する方式では、その出力インピーダンスが高いので、上記のようなインピーダンス変換のための出力回路が必要になる。

(実施例4)

第9図は、アナログスイッチを制御するための 制御信号を必要としない実施例の国路図である。

この実施例においては、アナログスイッチとしてのNチャンネルMOSFBTQ6及びPチャはな 本ルMOSFBTQ6なな で V 1 、 V 2 が供給される。MOSFBTQ6は、 演算増幅しいが V 1 ー V T H 1 (MOSFBTQ6のしきい値電圧とり も上昇すると、 含い換えるとソースとして動り も上昇すると、 含い換えるとソースとして動り で となると、 それに応じて り 助的にオフ状態となる。これに対して MOSFBTQ7は、 演算増幅回路 O P 2 の出力レベルが V 2 ー

VTH2(但しVTH2はMOSFETQ7のし きい値電圧)よりも低下するとオフ状態となる。

これに応じて、低出力レベルにおける出力ダイナミックレンジのひろい演算増幅回路OP1と高出力レベルにおける出力ダイナミックレンジのひろい演算増幅回路OP2がMOSFETQ6.Q7によって自動的に選択されることになり、出力体子OUTには広い変化範囲の信号を得ることができる。

漢字増幅回路OP1とOP2は、それぞれ出力 VO1とVO2がVI-VTH1よりも低くかつ V2-VTH2よりも高い範囲において同時に選択される。演算増幅回路OP1とOP2が同時に選択される範囲は上記のようなしきい値電圧を考慮した上で電圧V1とV2とを選当に設定することによって選当に設定できる。

この実施例では、アナログスイッチを構成する MOSFBTの数を減少できるとともに、前記各 実施例で必要とされたような制御信号Cなどを形 成するための回路を必要としないという特徴を有

する.

(効果)

(1) 演算増幅回路を構成する差動増幅回路として、 負側と正側に定電液線が設けられる一対の演算増 幅回路を用い、アナロクスイッチによってその出 力信号の極性に応じて切り換えて両演算増幅回路 のダイナミックレンジの大きい方のみを使用する ことによって、出力ダイナミックレンジの拡大を 図ることができるという効果が得られる。

(2)上記(1)により、入力信号と出力信号の伝達特性が広範囲にわたって直線性の向上が達成できるから、出力信号の低歪率化を実現することができるという効果が得られる。

(3) アナログスイッチを演算増幅回路における帰還ループ内に設けることによって、そのコンダクタンス特性により出力信号レベルが影響を受けなくすることができるから、ポルテージフォロワ国路にあっては、高忠実度の出力信号を形成することができるという効果が得られる。

43アナログスイッチを交流的中点電位付近の一定

のレベル範囲で共にオン状態にすることによって、 切り換え時の入出力伝達特性の直線性の向上を図 ることができるという効果が得られる。

(利用分野)

この発明は、演算増幅回路として広く利用できるものである。

関節の簡単な説明

第1図は、演算増幅国路の一例を示す回路図、

第2図は、その動作を説明するための出力**放形** 図、

第3図は、この発明の一実施例を示す回路図、 第4図は、上記第3図の演算増幅回路の一実施 例を示す具体的回路図、

第5図は、その動作を説明するための出力波形 図、

第6図は、この発明の他の一実施例を示す回路 図、

第7 図は、この発明の更に他の一実施例を示す 回路図、

第8図は、その動作を説明するための入出力伝達特性図、

第9図は、この発明の他の一実施例を示す国路 図である。

OP1. OP2・・演算増幅回路、1V・・インパータ回路

代理人弁理士 高橋 明夫





